(2)MEMS-半導体横方向配線技術の研究開発

(2)-1. MEMS-半導体横方向配線技術の研究開発(東北大学)

1. 研究の概要

特徴

電子システムの高機能化に伴い様々な電子部品を MEMS と一体化してプリント配線板やフレキシブル基板 に実装する技術が強く要求されている。SiP や三次元実装 技術の開発が急速に進んでいるが、基板上に異種デバイス を高密度に実装したり、厚いチップを乗り越えて横方向配 線を自由に形成できるまでには至っていない。フリップ チップ実装に用いるボールパンプにしても直径が 20µm 以上あり、狭ビッチで徴細マイクロバンプを一括形成する ことは難しい。本研究では、これらの基盤技術を用いて、LSI チップや MEMS チップ、受動素子等の異種デバイスを高 密度に一体化する新しい低温積層高密度一体化実装技術を 開発することを目的としている。



技術内容・特性

液体の表面張力を利用して、500 個以上のチップを8イ ンチウェーハ上へ一括搭載するための自己組織化実装装置 を開発した。平均400nmのアラインメント構度が得ら れている。また、平坦化リフトオフ法を用いて、フレキシブ ル基板上に 5μm 角のマイクロバンプを狭ビッチで形成 する技術を開発した。厚さ 100μmのチップを乗り越える 線幅 10μm の横方向配線を形成する技術にも成功してい る。 さらに、チップ上にコンデンサやインダクタ等の受動 素子を形成する技術を開発し、Cu 配線間に磁気ナノドッ トを充填することにより、自己インダクタンスを約 20%増 大させた。また、キャビティ構造の導入により、周波数特性 を大幅に改善させた。

用途・目的

第3世代 (3G) 以降の GPS 搭載携帯電話には、加速度セ ンサに加えて、ジャイロセンサや Si マイク、RF スイッチ 等、種々の MEMS デバイスが搭載され、LSI と複合したマ ルチチップモジュールの重要性が高まる。自己組織化 (セル フアセンブリー)により、MEMS チップ、LSI チップ、コン デンサチップ、インダクタチップをフレキシブル基板上に 一括実装し、それらを乗り越え配線で接続したテストモ ジュールを試作して良好な電気的特性を得た。LSI チップ には、通信用 ASK 変調用チップと ASK 信号処理チップを 用いた。MEMS チップには、厚さ 400μm の圧力センサ チップを用い、TSV 付 Si キャップを用いて電気的に接続 した。 8インチウェーハを用いたセルフアセンブリー工程





2. 成果の詳細

MEMS と LSI を高密度に一体化実装する新しい低温積層高密度一体化実装技術を開発す ることを目的として研究開発を行った。研究開発の内容は、1)セルフアセンブリー機能を利 用してフレキシブル配線基板上に LSI チップや MEMS チップを高精度で一括実装する技術 と、2)フレキシブル配線基板上に狭ピッチのマイクロバンプを高密度に形成する技術、3) 基板上に搭載したチップに高密度のチップ乗り越え配線を形成する技術、4)それらのチップ 上に抵抗やコンデンサ、インダクタ、コイルなどの受動素子を形成する技術、5)以上の技 術を統合したテストモジュールの試作、から成る。試作するテストモジュールの構成例を 図 1 に示す。このようなテストモジュールを図 2 に示すように、大型基板上で一括作製す る技術を開発する。以下に、それぞれの技術についての研究開発内容と成果について報告 する。



図1 セルフアセンブリ技術を用いた MEMS-LSI チップの一括実装

図 2 大型基板を用いた MEMS-LSI
 モジュールの一括製造

2-1. 研究開発内容

1)セルフアセンブリー機能を用いたMEMS-LSI一括実装技術

液体の表面張力を利用して、たくさんのMEMSチップやLSIチップをシリコンイン ターポーザーやフレキシブル配線基板表面に高精度一括実装する技術を開発した。図3に 示すように、シリコンインターポーザーやフレキシブル配線基板に親水性の領域をたくさ ん設けておき、そこに裏面または表面を親水性にしたチップを水溶液や液体有機樹脂を介 して自己整合的に張り合わせる。このようなチップー括実装を行うための装置も開発した。 図4に開発した装置の写真を示す。この装置を用いると、図5に示すように、多数の良品 チップ (KGD: Know Good Die)を一括してピックアップし、大まかな位置合わせを行った後、 チップリリースすることによって、高い精度で張り合わせすることができる。図6および 図7に、2インチウェーハおよび8インチウェーハ上でセルフアセンブリーを行っている時 の様子を写真で示す。図6では、3mm角のシリコンチップ28個をピックアッププレートに より一括ピックアップして、2インチウェーハ上に形成した接合領域(親水性領域)に高精 度で張り合わせを行っている。セルフアセンブリーによるチップ一括位置合わせ時間は1 秒以下である。図7では、5mm角のシリコンチップを500個以上同時にピックアップして、 8インチウェーハ上に形成した接合領域(親水性領域)に高精度で張り合わせている。図6 および図7のセルフアセンブリー実験は、保持基板としてシリコンウェーハを用いている が、親水性領域、疎水性領域を形成できれば、図8に示すように、ポリイミド基板など他 の材料から成る基板上でもセルフアセンブリーによる一括実装は可能である。また、液滴 としては水溶液だけでなく、図9に示すように、有機材料溶液でもセルフアセンブリーが 可能である。

セルフアセンブリーによる一括実装のチップ・アラインメント精度を評価した結果を図 10~図 12 に示す。図に示すように、アラインメント精度は、チップサイズ、液量、表面粗 さ、基板傾斜角、初期ずれなどに依存するが、実験した範囲では、シリコン基板を用いた 場合で 0.5~1μm、フレキシブル基板を用いた場合で 1~1.5μm のアラインメント精度を得 た。図 13 は、シリコン基板を用いた場合のチップ・アラインメント精度分布の測定結果で ある(測定数:100)。図からわかるように、平均値で0.429 µm、90% 歩留まりで1 µmと いうアラインメント精度が得られた。また、接合強度に関しても、図14のシェア強度テス トからわかるように、評価装置の最大荷重限界以上の大きな接合強度が得られた。更に、 セルフアセンブリーによる MEMS チップの一括実装の可能性を検討するために、図 15 に示 すような平坦でない形状を有するチップのセルフアセンブリー実験も行った。図15のチッ プは、高いQ値を実現するために、インダクタ直下のシリコン基板を除去し、空洞(キャビ ティ)を形成した構造となっている。チップあたりのキャビティの数は、1~9個まで変えて いる。図 16 に、アラインメント精度のキャビティ数依存性を示す。アラインメント精度は キャビティ数(キャビティ・サイズ)によって若干変化しているが、キャビティ付きチップで もセルフアセンブリーによる一括実装が可能であることが確認できた。図17は、セルフア センブリーー括実装技術により、シリコン基板に張り合わせたキャビティ付きチップの張 り合わせ強度の測定結果である。張り合わせ強度をシェア強度で評価しているが、キャビ ティ数(キャビティ・サイズ)によらず、シェア強度はすべて張り合わせ強度測定装置の測定 限界(5000kgf)以上であった。図 18 に、MEMS チップをセルフアセンブリーによりフレキシ ブル配線基板に実装した時の写真を示す。 MEMS チップとして厚さ約 1mm のフォースセン サチップを用いている。また、セルフアセンブリーには液状有機樹脂を用いた。図から、 ガラス基板を有する厚いフォースセンサチップが、良好な位置合わせ精度で基板に張り合 わされている様子がわかる。図 19 は、セルフアセンブリーによりフレキシブル配線基板に 実装したフォースセンサチップの特性測定結果である。セルフアセンブリーによる実装後 にも、良好な特性が維持されている。



図 3 液体の表面張力を利用したセルフ アセンブリーによるチップー括実装

図48インチウェーハ用セルフ アセンブリー装置



図5 セルフアセンブリーによるチップ 一括実装工程

図62インチウェーハを用いたセルフ アセンブリーによるチップー括実装





Si 基板にセルフアセ ポリイミド基板にセルフ ンブリーしたチップ アセンブリーしたチップ

図 8 Si 基板、ポリイミド基板を用いた セルフアセンブリー

図78インチウェーハを用いたセルフ アセンブリーによるチップー括実装



図 13 チップ・アラインメント精度分布 (Si 基板)



図 15 セルフアセンブリーによる空洞 (キャビティ)付チップの一括実装



図 16 アラインメント精度のキャビティ数 依存性 (Si 基板)



図17 シェア強度のキャビティ数依存性

図 18 セルフアセンブリーによりフレキ シブル配線基板に実装したフォースセン サチップの写真(フォースセンサチップ は立命大学・杉山教授からの供給)



図 19 セルフアセンブリーによりフレキシブル配線基板に実装したフォースセンサチップ の特性測定結果

2)フレキシブル配線基板上への高密度マイクロバンプ形成技術

図 20 に示すような平坦化リフトオフ法を用いて、フレキシブル配線基板上に狭ピッチで 高密度のマイクロバンプを形成した。平坦化リフトオフ法を用いると、マイクロバンプを 下地の配線や電極と接続するためのビアの寸法と同じ寸法のマイクロバンプを形成できる ので、狭ピッチで高密度のマイクロバンプを形成できる。マイクロバンプ形成のためのホ トレジスト・パターンを高速に形成するために、図 21 に示すようなインプリント技術も開 発した。図 22 に、平坦化リフトオフ法およびインプリント技術を用いて形成したマイクロ バンプ・パターンの写真を示す。バンプ・サイズは 5μm×5μm で、バンプ間隔は、15μ m, 25 μm, 30 μm, 50 μm である。Al 配線パターン上に良好にマイクロバンプが形成されて いることがわかる。このようなマイクロバンプが形成されたチップをセルフアセンブリー 括実装により張り合わせることを検討した。図 23 に、マイクロバンプが形成されたフレキ シブル基板に、マイクロバンプ付チップをセルフアセンブリーにより実装する様子を写真 で示す。図 23 では、フレキシブル基板上のマイクロバンプとチップ上のマイクロバンプが セルフアセンブリーにより位置あわせされる様子を観察するために、チップは石英チップ にマイクロバンプを形成したものを用いている。写真から、マイクロバンプ付チップを用 いても、セルフアセンブリーにより位置あわせが可能であることがわかる。図24に、マイ クロバンプが形成されたシリコン基板に、マイクロバンプ付シリコンチップをセルフアセ ンブリーにより実装する様子を赤外顕微鏡により観察した結果を示す。写真から、マイク ロバンプどうしが約2μmのアラインメント精度で位置あわせされている様子がわかる。図 25 に、マイクロバンプが形成されたフレキシブル基板に、マイクロバンプ付チップをセル フアセンブリーにより実装することによって作製したマイクロバンプ・ディジーチェーン の電気的特性を示す。マイクロバンプ・ディジーチェーンは、マイクロバンプどうしをセ ルフアセンブリーにより位置合わせを行った後、温度を約 230℃まで上げて In/Au を溶着す ることによって作製した。溶着の際に押し付け機械的圧力は加えていない。張り合わせの 後の位置合わせずれは 2μm 以下となっており、良好な位置合わせ精度が得られている。ま た、図からわかるように、作製したマイクロバンプ・ディジーチェーンで良好な電気的特 性が得られている。







図 21 インプリント技術によるマイクロ バンプパターンの形成



図 22 作製した In/Au マイクロバンプ ・パターンの顕微鏡写真

赤外顕微鏡写真

図 23 セルフアセンブリーによるマイクロ バンプ付チップの張り合わせ



図 25 作製したマイクロバンプ・ディジー チェーンの電気的特性

3)チップ乗り越え配線形成技術

セルフアセンブリー技術を用いてフレキシブル配線基板に実装したMEMSチップやL SIチップを乗り越えて高密度に横方向配線する技術の開発を行った。厚さ100µm以下の チップに関しては、セルフアセンブリーにより一括実装した後、Cu メッキによりチップ乗 り越え配線を形成した。また、厚さ 300 µ m 以上の MEMS チップに関しては、シリコン貫 通配線 (TSV: Through Silicon Via) 付きシリコンキャップを MEMS チップに被せることに よって乗り越え配線を形成した。厚さ100µm以下のチップに乗り越え配線を形成する場合 は、図 26 に示すように、セルフアセンブリーによりチップをフレキシブル配線基板に一括 実装した後に、全面に 0.2μm~1μm の厚さのシリコン酸化膜を 300℃以下の低温で堆積す る。この場合、厚さ100μmのチップの垂直側面に高い被覆率で、シリコン酸化膜やシリコ ン窒化膜を低温で均一に堆積することが重要になる。その後、Cu メッキによりチップ乗り 越え配線を形成する。セルフアセンブリー技術を用いてフレキシブル基板に実装したシリ コンチップ上に乗り越え配線を形成した時の SEM 観察写真を図 27 に示す。図から、厚さ 100μmのチップの垂直側面を乗り越えて Cu 配線が形成されている様子がわかる。しかし、 図の表面写真からわかるように、配線幅が小さくなるとチップ段差部で配線の細りが発生 して断線が生じるため、最小線幅を 30 µm 以下にまで縮小することはできなかった。そこ で、チップ段差部にポリイミド樹脂で傾斜部分(テーパー)を形成し、チップ段差部での 配線の細りを少なくすることを試みた。図28は、チップ段差部にポリイミド・テーパー部 を有するチップ乗り越え配線の SEM 観察写真である。図からわかるように、チップ段差部 にポリイミド・テーパー部を設けることによって、配線幅約 10μm の細い乗り越え配線を 形成することが可能となった。このような乗り越え配線の電気的特性を乗り越え配線抵抗 測定用 TEG チップを試作して評価した。図 29 に、試作した TEG チップの写真を示す。乗 り越え配線抵抗測定結果を図 30、図 31 に示す。図 30 は、乗り越え配線の配線幅依存性、 図 31 は、それぞれ違った配線幅を有する乗り越え配線の累積分布である。図の結果から、 良好な特性を有する乗り越え配線が歩留まり良く形成されていることがわかる。

MEMS チップへの乗り越え配線は、図 32 に示すようなシリコン貫通配線 (TSV: Through Silicon Via) 付きシリコンキャップを MEMS チップに被せることにより形成した。TSV 付き シリコンキャップは、TSV 部分がキャップ側面に露出するタイプ (Aタイプ) と TSV がシ リコンキャップ内部に設けられたタイプ (Bタイプ)の2 種類作製した。シリコンキャッ プには、MEMS チップを収納するためのキャビティが設けられており、MEMS チップのボ ンディングパッドとシリコンキャップの TSV はビームリード電極で接続される。図 33 に、 作製した TSV 付きシリコンキャップをフレキシブル配線基板に実装した写真を示す。 写真からわかるように、シリコンキャップには MEMS チップを収納するためのキャビティ が形成されている。また、キャビティに張り出すようにビームリード電極が形成されてお り、このビームリード電極は、シリコンキャップに設けられた Cu TSV に接続されている。 電気的に接続されている。作製した TSV 付きシリコンキャップの厚さは約 350 μ m である ため、350 μ m よりも厚い MEMS チップに乗り越え配線を形成する場合は、この TSV 付き シリコンキャップを複数積層する。



Chip表面	Taper無	しの場合	↓ 8.6umt
-	→	Cu 乗り越え配線	↑ †
Chip側面	Cu 乗り越え配線 → ← 28um	9.6umt 12umt	Chip (100umt)
基板シリコン	Cu 乗り越え配線		
NONE SEI	10.0kV X400 10 gm WD 7.9mm	NONE SE 10.0	kV X400 10 µm WD 80

図 27 チップ垂直段差部へ形成した 乗り越え配線の SEM 観察写真

図 26 乗り越え配線形成工程



図 28 テーパー付きチップ段差部へ形成した 乗り越え配線の SEM 観察写真





図 29 乗り越え配線を形成した TEG チップの写真





AI記線 Si Cap Cavity TSV ビームリード

図 32 MEMS チップ乗り越え配線用 TSV 付き シリコンキャップの構造

図 33 作製した TSV 付きシリコン キャップの写真

4)チップ上への受動素子形成技術

フレキシブル配線基板にコンデンサ、インダクタ、コイルなどの受動素子を実装する技術を開発した。Cu 配線間に、磁気ナノドットを充填したシリコン酸化膜(磁気ナノドット 膜:MND 膜)を挿入することによって、自己インダクタンスや相互インダクタンスの値を 大きくすることを試みた。また、インダクタやコイルを形成する部分のシリコン基板を除 去してキャビティ構造とすることにより、インダクタやコイルの周波数特性やQ値を改善 することを試みた。コンデンサは高誘電率(High-K)絶縁膜と金属電極を用いて形成した。

図 34 に、磁気ナノドット膜(MND 膜)を有するインダクタの作製工程を示す。図に示 すように、インダクタはCuメッキとダマシン法を用いて作製した。磁気ナノドット膜(MND 膜)は、粒径 4~6nm の Co ナノドットを SiO2 膜に充填することによって形成した。ドット 密度は 5~10×10¹² cm⁻²である。このような磁気ナノドット膜(MND 膜)を多層に積層し た絶縁膜の中にダマシン法を用いて Cu インダクタを形成した。図 35 に、試作したインダ クタの SEM 断面観察写真を示す。写真から、磁気ナノドット膜(MND 膜)を多層に積層 した絶縁膜の中にインダクタを構成する Cu 配線が形成されている様子がわかる。図 36 は、 試作したインダクタの周波数特性測定結果である。コイルの巻数を 5.5、9.5、11.5 と変化さ せている。比較のために、図では、ナノドット膜(MND 膜)有り、無しの両方の場合の結 果を示している。図からわかるように、Cu 配線間に磁気ナノドット膜を挿入することによ ってインダクタンス値を約 20%増加させることができた。次に、インダクタやコイルを形 成する部分のシリコン基板にキャビティを形成して、インダクタの周波数特性を改善する ことを試みた。試作したキャビティ付きインダクタの構造と顕微鏡写真を図 37 に示す。図 からわかるように、インダクタが形成されている部分のシリコン基板が除去されてキャビ ティ構造となっているため、その部分は透明となっている。図 38、図 39 に、インダクタン ス値とQ値の周波数特性を示す。図38からわかるように、インダクタ下にキャビティを形 成することによってインダクタの周波数特性が大幅に改善されている。また、図 39 から明 らかなように、キャビティを形成することによって Q 値も大幅に増加している。図 40 に、 作製したコンデンサの断面構造を示す。コンデンサは高誘電率 (High-K) 絶縁膜である HfON 膜を用いて作製した。図 41 は作製したコンデンサの容量-電圧特性である。図では、 パラメータとしてキャパシタ電極の面積を変えている。この結果から、Ta-HfON-A1 構造の 容量値として 5~6 nF/mm² という値が得られた。また、HfON 膜の比誘電率として 8~10 という値が得られた。図 42 は作製したコンデンサの周波数特性である。図から、良好な周 波数特性が得られていることがわかる。



図 34 磁気ナノドット膜(MND 膜)を有する インダクタの作製工程



図 35 磁気ナノドット膜(MND 膜)を有する インダクタの断面構造



図 36 磁気ナノドット膜(MND 膜)を有する インダクタの周波数特性



図 37 キャビティ付きインダクタ の構造と顕微鏡写真



図 38 キャビティ付きインダクタ の周波数特性

図 39 キャビティ付きインダクタのQ値 の周波数特性



図 40 キャ作製したコンデンサの 断面構造





図 42 作製したコンデンサの容量の周波数特性

5)テストモジュールの作製

以上の技術を用いて、MEMSチップやLSIチップおよび抵抗やコンデンサ、インダ クタなどの受動素子を搭載したテストモジュールを作製した。まず最初に、LSI テストチッ プとインダクタチップ、コンデンサチップを搭載したテストモジュールを作製した。テス トモジュールの全体構成を図43に示す。LSIテストチップには、新たに設計した通信用ASK 変調用チップと ASK 信号処理チップを用いた。作製したテストモジュールの顕微鏡写真を 図 44、図 45 に示す。写真から、セルフアセンブリー技術を用いたチップの一括実装により、 4種類のテストチップがフレキシブル配線基板に高い位置合わせ精度で張り合わされると ともに、これらのチップを乗り越えて良好に配線が形成されている様子がわかる。 図46に、 カスケード接続された ASK 変調用チップ、ASK 信号処理チップからの出力波形を示す。良 好な出力波形が得られていることから、ASK 変調用チップと ASK 信号処理チップが乗り越 え配線を介して良好に接続されていることが確認できた。次に、MEMS チップと LSI テス トチップ、インダクタチップ、コンデンサチップを搭載したテストモジュールを作製した。 まず、セルフアセンブリー技術を用いて LSI テストチップ、インダクタチップ、コンデン サチップをフレキシブル配線基板に一括実装して乗り越え配線を形成し、その後で基板に MEMS チップを実装した。MEMS チップの実装は、セルフアセンブリー技術を用いて MEMS チップをフレキシブル配線基板に張り合わせた後、その上に TSV 付きシリコンキャップを 被せることによって行った。図 47 に、MEMS チップをセルフアセンブリーによりフレキシ ブル配線基板に実装した後の写真を示す。MEMS チップとして、チップ厚は約 400μmの圧 カセンサーチップを用いた。写真から明らかなように、フレキシブル配線基板には、シリ コンキャップのTSVと電気的接続を行うためのAlパッドおよびAl配線が形成されている。 図 48 に、フレキシブル配線基板に実装した圧力センサーチップに、TSV 付きシリコンキャ ップを被せた後の顕微鏡写真を示す。図 49 は図 48 の拡大写真である。シリコンキャップ に設けられたキャビティから、キャビティ内に収納された圧力センサーチップの表面が覗 き見えている。また、シリコンキャップに設けられたビームリード電極と圧力センサーチ ップのボンディングパッドが接続されている様子もわかる。シリコンキャップ側面には、 Cu-TSV の内部側面が露出している。このように、TSV 付きシリコンキャップを用いた MEMS チップの乗り越え配線では、MEMS チップのボンディングパッド、ビームリード電 極、Cu-TSV、基板 Al パッド、基板 Al 配線を介して乗り越え配線が形成されている。この ような TSV 付きシリコンキャップを用いて乗り越え配線を形成した圧力センサーチップの 特性測定結果を図 50 に示す。図では、周囲環境の温度を変化させることによって、圧力セ ンサーチップ内部の圧力測定用キャビティの内部圧力を変化させている。図から、温度を 変化させて内部圧力を変化させることにより、出力電圧が変化していることがわかる。図 51、図 52 は、MEMS チップと LSI テストチップ、インダクタチップ、コンデンサチップを 搭載したテストモジュールの全体写真である。写真から、それぞれのチップが乗り越え配 線で良好に接続されている様子がわかる。なお、チップ厚さが約 400μm 以上の MEMS チ ップに乗り越え配線を形成する場合は、TSV 付きシリコンキャップを複数積層することに よって形成する。図 53 では、厚さ約 1mm のフォースセンサチップに、TSV 付きシリコン キャップを3層積層することによって乗り越え配線を形成している。





図 43 テストモジュールの全体構成

図44 テストモジュールの表面写真





図 45 テストモジュールの鳥瞰写真

図 46 乗り越え配線で接続された ASK チップ からの出力波形

MEMS Chip

SV側面



図 47 セルフアセンブリーによりフレキシブル 配線基板に実装した MEMS チップの顕微鏡写真 図 48 TSV 付きシリコンキャップを被せた 後の MEMS チップの顕微鏡写真

ービームリ Cavity Chi





図 49 TSV 付きシリコンキャップを被せた 後の MEMS チップの顕微鏡写真(拡大)

図 50 T TSV 付きシリコンキャップを有する 圧力センサーチップの特性測定結果



図 51 MEMS チップを搭載したテスト モジュールの全体写真



図 52 MEMS チップを搭載したテスト モジュールの全体写真



Mirror image reflected on substrate surface

図 53 3 層積層 TSV 付きシリコンキャップを 被せた後の MEMS チップの顕微鏡写真 2-2. 目的に照らした達成状況(共同研究、再委託研究による成果を含む)

本研究では、MEMS と LSI を高密度に一体化実装する新しい低温積層高密度一体化実装 技術を開発することを目的として、1)セルフアセンブリー機能を利用してフレキシブル配 線基板上に LSI チップや MEMS チップを高精度で一括実装する技術と、2)フレキシブル配 線基板上に狭ピッチのマイクロバンプを高密度に形成する技術、3)基板上に搭載したチッ プに高密度のチップ乗り越え配線を形成する技術、4)それらのチップ上に抵抗やコンデン サ、インダクタ、コイルなどの受動素子を形成する技術の確立を行うとともに、これらの 技術を用いて、5)テストモジュールの作製を行うことを目指して研究を行ってきた。以下 に、それぞれの検討項目について、当初の達成目標と達成状況について要約する。

1) セルフアセンブリー機能を用いたMEMS-LSI一括実装技術

達成目標:2インチウェーハ、8インチウェーハを用いた MEMS チップおよび LSI チップ のセルフアセンブリーによる一括実装において、±1μmの位置合わせ、張り合わせ精度 を達成する。また、MEMS チップ、LRC チップのセルフアセンブリーも実現する。

達成状況:2 インチウェーハ、8 インチウェーハを用いて、セルフアセンブリーによる チップ位置あわせ、張り合わせ精度のチップサイズ依存性、液体溶液量依存性、表面状態 依存性等を詳細に検討するとともに、条件の最適化と装置の改良を行うことによって、チ ップの位置合わせ、張り合わせ精度±1 µ mを達成した。また、MEMs チップ、LRC チップ のセルフアセンブリー張合せに関しても位置合せ精度±1 µ mを達成する見通しを得た。 更に、当初予定に無かった 12 インチウェーハを用いたセルフアセンブリー装置の基礎検 討も行った。結果として、当初の目標を越える達成度を実現。

2) フレキシブル配線基板上への高密度マイクロバンプ形成技術

達成目標:8インチウェーハ基板上へ、寸法 $5\mu m \times 5\mu m$ 、厚さ $2\mu m$ 、間隔 $10\mu m$ の高 密度微細マイクロバンプを形成する技術を確立する。

達成状況: インプリント技術と平坦化リフトオフ技術を用いて、8インチウェーハ基板 上に、寸法 $5\mu m \times 5\mu m$ 、厚さ $2\mu m$ 、間隔 $10\mu m$ の高密度微細マイクロバンプを形成する 技術を確立した。また、セルフアセンブリー技術を用いて、寸法 $5\mu m \times 5\mu m$ 、厚さ $2\mu m$ 、 間隔 $10\mu m$ のマイクロバンプ付きチップを高精度でフレキシブル配線基板に張り合わせ ることを可能とした。当初の目標を越える達成度を実現。

3) チップ乗り越え配線形成技術

達成目標:厚さ 100μm のチップと配線基板を電気的に接続するチップ乗り越え配線 (配線幅: 10μm、配線間隔; 10μm)を形成する技術を確立する。また、TSV 付シリコン キャップを用いた MEMS チップ(チップ厚さ: 400μm以上)への乗り越え配線形成技術を 確立する。 達成状況: チップ段差部にポリイミドのテーパー部を設けることにより、厚さ 100μm のチップと配線基板を電気的に接続するチップ乗り越え配線(配線幅:10μm)を歩留まり 良く形成することに成功した。また、MEMS チップ(厚さ:400μm以上)への乗り越え配線 形成のための TSV 付 Si キャップ形成技術も確立した。この技術を用いて、厚さ 1mm の MEMS チップに乗り越え配線を形成することにも成功した。当初の目標を越える達成度を実現。

4) チップ上への受動素子形成技術

達成目標:透磁率の大きな磁性ナノ粒子充填シリコン酸化膜を用いたインダクタ、コイルを形成し、30%のインダクタンスの増加を実現する。また、高誘電率 (High-K) 絶縁膜を用いたコンデンサを作製する。

達成状況:粒径 4~6nm、ドット密度 5~10×10¹² cm⁻²の Co ナノドットを充填した SiO₂ 膜に、ダマシン法を用いて Cu インダクタを形成することによって、インダクタンス値を 約 20%増加させることができることを確認した。積層するナノドット膜の積層数を増やす ことによって 30%以上のインダクタンス値の増加も実現できる見通しを得た。インダクタ やコイルを形成する部分のシリコン基板にキャビティを形成することによって、インダク タの共振周波数、Q 値を 3 倍以上増大できることも確認した。Ta-HfON-A1 構造の容量値 として 5~6 nF/mm² という値が得られた。また、高誘電率膜として比誘電率 8~10 の HfON 膜を用いて、5~6 nF/mm² の容量値を得た。当初の目標通りの達成度を実現。

5) テストモジュールの作製

達成目標: MEMS チップと LSI チップ、インダクタチップ、キャパシタチップを一体化 したテストモジュールを作製する。

達成状況:MEMS チップとLSI チップ、インダクタチップ、キャパシタチップを搭載し たテストモジュールを試作し、基本特性を測定することに成功した。LSI チップには、新 たに設計した通信用 ASK 変調用チップと ASK 信号処理チップを用いた。また、MEMS チッ プとしては、圧力センサーチップ、フォースセンサーチップを用いた。セルフアセンブリ 一技術を用いてLSI テストチップ、インダクタチップ、コンデンサチップをフレキシブル 配線基板に一括実装して乗り越え配線を形成し、その後で基板に MEMS チップを実装した。 MEMS チップの実装は、セルフアセンブリー技術を用いて MEMS チップをフレキシブル配線 基板に張り合わせた後、その上に TSV 付きシリコンキャップを被せることによって行っ た。当初の目標通りの達成度を実現。

以上のように、結果として、当初の目標通りかそれ以上の目標達成度を実現できた。セ ルフアセンブリーを用いたチップー括実装技術の確立にあたっては、12 インチウェーハ 用のアセンブリー装置開発で企業と共同研究を行ったことが、研究の進捗を加速した。ま た、装置の実用化に対する見通しも得られた。実際のデバイスへの乗り越え配線の適用で も、企業といろいろ情報交換を行ったことで、研究が進捗した。

2-3. 開発成果のまとめ

	研究項目	目標	成果	達成度
基本計画	セルフアセン ブリーを用い たMEMS- LSI一括実 装技術	高密度な低温積層一体化実装技 術を確立する	 ①常温で 400 µm 厚、1mm 厚 MEMS チップの合わせ精度±1µm、 100µm 厚の半導体チップで同 ±0.5µm ③8 インチウェハ用セルフアセ ンブリー装置開発 ④8 インチウェハに 500 個以上 のチップを一括接合. 	0
	高密度マイク ロバンプ形成	 ①バンプ寸法:5μm□、厚さ2 μm、間隔10μm ②セルフアセンブリーによるマ イクロバンプ接合(合わせ精度± 1μm) 	 ①インプリント技術により8イ ンチウェハ上にマイクロバン プを一括形成.5µm□、厚さ2 µm、間隔10µm ②合わせ精度±1µmで 10,000対のマイクロバンプを 一括接合.寸法5µm×5µm 	0
自主目標	チップ乗り越 え配線形成	①厚さ400μm以上のMEMSへの乗 り越え配線形成 ②100μm厚の半導体チップへの 乗り越え配線形成(配線幅:10 μm、配線間隔;10μm)	 TSV付Siキャップを用いて、 400µm厚、1mm厚のMEMSチッ プに乗越え配線形成 2100µm厚の半導体チップへ Cu 乗越え配線形成(配線幅:10 µm、配線間隔;15µm). 	
	チップ上への 受動素子形成	 ①磁性ナノ粒子充填シリコン酸 化膜と埋め込み Cu 配線を用いた インダクタ形成(インダクタン ス値増大: 30%) ②High-K 膜を用いたキャパシタ 形成 	 ①Co磁気ナノドット膜とCuダマシン法を用いてキャビティ付インダクタ作製.(インダクタ作製.(インダクタた製) ②Hf02 膜を用いてキャパシタ作製形成. 	
	 テストモジュ ール作製	MEMS、LSI、インダクタ、キャパ シタ各チップを一体化したテス トモジュールの試作	MEMS、LSI、インダクタ、キャ パシタ各チップを搭載したテ ストモジュールを試作し、基本 特性を確認.	0

達成度 ×:目標未達成、△:条件付で目標達成、〇:目標達成、◎:目標を大幅に上回る成果

3. 実用化・事業化の見通し

(1) 成果の実用化可能性

セルフアセンブリー技術を用いて、8インチウェハ上へのMEMS-LSI 多チップー括接合 を実現(世界初)した。*本研究開発成果であるセルフアセンブリー装置、乗り越え配線 技術は実用化の可能性が高い。また、これらの技術と3次元積層化技術を組み合わせると更 なる実用化の可能性をもった技術の開発が可能となる。

*MRS (Material Research Society, 米国)にて Invited Paper Award受賞 (2008)

実用化に向けた今後の取り組み

①設備メーカーと共同で12インチウェハ要セルフアセンブリー装置の製品化推進.
 ②プロジェクト参加企業と乗り越え配線技術の実用化を目指した共同研究開発開始.
 ③MEMS-半導体横方向配線技術と3次元積層化技術を組み合わせた高密度へテロインテグレーション技術の開発.

(課題)

MEMS-半導体横方向配線技術を用いたマルチチップモジュールの性能改善効果の明確化と応用、用途の探索.

(対応)

企業との共同研究を進めると同時に他の大型研究プロジェクトに参加し、具体的な応用 を想定したマルチチップ・システムモジュールの開発を目指す.

(2) 波及効果

MEMSチップやLSIチップ、光デバイス、受動素子などの異種デバイス、電子部品 を高密度に一体化する新しい低温積層高密度一体化実装技術を確立できた。この成果によ り、新しい高付加価値電気・機械システムの実現が可能となるため、環境・福祉・社会産 業、情報通信・情報家電産業、ロボット・自動車産業等の産業分野への大きな波及効果が 期待できる。

363